Read Time:10 Minutes

Σηματοδοτώντας ένα σημαντικό ορόσημο στην ανάπτυξη των DRAM, στις 14/7 η JEDEC Solid State Technology Association κυκλοφόρησε το τελικό specification για το επόμενο standard των μνημών, το γνωστό σε όλους μας DDR5. Tο DDR5 επεκτείνει και πάλι τις δυνατότητες των DDR μνημών, διπλασιάζοντας τις μέγιστες ταχύτητες και αυξάνοντας δραματικά το capacity των μνημών. Το hardware που βασίζεται στο νέο standard αναμένεται το 2021, με την ευρύτερη υιοθέτησή του να ξεκινά από το επίπεδο των servers προτού μεταφερθεί στα mainstream desktops και σε άλλες συσκευές αργότερα.

Αρχικά σχεδιασμένη για κυκλοφορία το 2018, η σημερινή κυκλοφορία του DDR5 spec θέτει τα πράγματα λίγο πίσω από το αρχικό roadmap της JEDEC, χωρίς βέβαια να μειώνει τη σημασία του νέου memory spec. Όπως κάθε εκδοχή του DDR πριν από αυτή, η κύρια εστίαση για τη DDR5 είναι και πάλι στη βελτίωση των memory densities καθώς και των ταχυτήτων. Η JEDEC θέλει να διπλασιάσει και τα δύο, με μέγιστα speeds ρυθμισμένα να φτάσουν τουλάχιστον τα 6,4Gbps bandwidth, ενώ η χωρητικότητα για ένα LRDIMM να μπορεί να φτάσει σε μέγιστο τα 2 TB. Στο μεταξύ, υπάρχουν αρκετές μικρότερες αλλαγές είτε για την υποστήριξη αυτών των στόχων είτε για την απλοποίηση ορισμένων πτυχών του οικοσυστήματος, όπως οι ρυθμιστές τάσης on-DIMM καθώς και το on-die ECC.

DDR5

Το DDR5 ακόμα πιο γρήγορο: Memory density και die stacking

Θα ξεκινήσουμε με μια σύντομη ματιά στη χωρητικότητα και το density, καθώς αυτή είναι η πιο απλή αλλαγή στο standard σε σύγκριση με την DDR4. Σχεδιασμένο να διαρκεί αρκετά χρόνια (αν όχι περισσότερο), η DDR5 θα επιτρέπει μεμονωμένα chip μνήμης σε densities έως 64Gbit, το οποίο είναι 4x υψηλότερο από το μέγιστο του 16Gbit density της DDR4. Σε συνδυασμό με die stacking, η οποία επιτρέπει τη “στοιβάξη” έως και 8 dies ως ένα ενιαίο chip, τότε ένα LRDIMM 40 στοιχείων μπορεί να φτάσει σε πραγματική χωρητικότητα μνήμης 2TB. Αυτό σημαίνει ότι τελικά θα δούμε το capacity να φτάνει τα 128 GB για ένα σύνηθες dual rank configuration.

Φυσικά, οι μέγιστες δυνατότητες του DDR5 spec προορίζονται για αργότερα στη διάρκεια ζωής του standard, όταν η κατασκευή των chips φτάνει μέχρι αυτό που επιτρέπει το spec. Αρχικά, οι κατασκευαστές θα χρησιμοποιούν τα εφικτά densities των 8Gbit και 16Gbit chips για να κατασκευάσουν τα DIMMs τους. Έτσι, ενώ οι βελτιώσεις στις ταχύτητες των DDR5 θα είναι αρκετά άμεσες, οι βελτιώσεις της χωρητικότητας θα είναι πιο σταδιακές όσο βελτιώνονται τα fabrication densities.

DDR5

Memory speed improvements: Ένα DIMM, δύο (μικρότερα) channels

Το άλλο μισό της ιστορίας της DDR5 έχει σχέση με το να αυξάνει για άλλη μια φορά το bandwith της μνήμης. Όλοι θέλουν καλύτερες επιδόσεις και δεν αποτελεί έκπληξη το γεγονός ότι εδώ είναι που έπεσε η πολλή δουλειά στο specification, ώστε να επιτευχθεί αυτό.

Για το DDR5, η JEDEC προσπαθεί να ξεκινήσει τα πράγματα πολύ πιο επιθετικά από ότι συνήθως για ένα DDR spec. Συνήθως, ένα νέο standard ξεκινά από το σημείο έναρξης του τελευταίου, όπως με τη μετάβαση DDR3 σε DDR4, όπου το DDR3 σταμάτησε επίσημα στα 1,6Gbps και το DDR4 ξεκίνησε από εκεί. Ωστόσο, για το DDR5 η JEDEC στοχεύει πολύ υψηλότερα. Το bandwidth των μνημών αναμένεται να ξεκινήσει στα 4,8Gbps, περίπου 50% ταχύτερη από το μέγιστο score των 3.2Gbps που είδαμε στο DDR4. Τα επόμενα χρόνια, η τρέχουσα έκδοση των specs επιτρέπει data rates έως και 6,4Gbps, διπλασιάζοντας το peak του DDR4.

Φυσικά, οι γνώστες θα σημειώσουν ότι το DDR4 υπερβαίνει ήδη το επίσημο μέγιστο των 3,2Gbps (μερικές φορές αρκετά πιο πάνω) και είναι πιθανό το DDR5 να ακολουθήσει μια παρόμοια διαδρομή. Γι ‘αυτό μην εκπλαγείτε αν η SK Hynix πετύχει πράγματι τον στόχο της με το DDR5-8400 standard αργότερα μέσα στη δεκαετία.

Υποστήριξη αυτών των στόχων αποτελούν αλλαγές τόσο στο ίδιο το DIMM όσο και στο memory bus, προκειμένου να τροφοδοτούν και να μεταφέρουν τόσα πολλά δεδομένα ανά clock cycle. Η μεγάλη πρόκληση, όπως πάντα για τα DRAM speeds, προέρχεται από την έλλειψη προόδου στα DRAM core clock rates. Το dedicated logic και τα memory busses εξακολουθούν να γίνονται γρηγορότερα, αλλά η DRAM που βασίζεται σε πυκνωτές και τρανζίστορ που συναντάμε σε όλες τις σύγχρονες μνήμες εξακολουθεί να μην μπορεί να clockάρει πάνω από λίγα megahertz. Έτσι, για να αντλήσουμε περισσότερα από ένα DRAM die – ώστε να διατηρήσουμε την ψευδαίσθηση ότι η μνήμη γίνεται ταχύτερη και για να τροφοδοτήσει τα ταχύτερα memory busses – απαιτείται όλο και περισσότερος παραλληλισμός. Το DDR5 από την πλευρά του, κάνει ακριβώς αυτό.

Η μεγάλη αλλαγή εδώ είναι ότι, όπως αυτό που έχουμε δει σε standards, όπως το LPDDR4 και το GDDR6, ένα μόνο DIMM χωρίζεται σε δύο channels. Αντί για ένα 64-bit data channel ανά DIMM, το DDR5 θα προσφέρει δύο ανεξάρτητα channels 32-bit ανά DIMM (ή 40-bit όταν λαμβάνεται υπόψη και το ECC). Εν τω μεταξύ, το burst length για κάθε channel διπλασιάζεται από 8 bytes (BL8) σε 16 bytes (BL16), πράγμα που σημαίνει ότι κάθε channel θα παρέχει 64 bytes ανά operation. Σε σύγκριση με ένα DDR4 DIMM, τα DDR5 DIMMs που λειτουργούν με διπλάσια speeds θα παρέχουν δύο 64-byte operations στον ίδιο χρόνο που χρειάζεται ένα DDR4 DIMM για την παράδοση μόνο ενός operation, διπλασιάζοντας το πραγματικό bandwidth.

Συνολικά, 64 bytes παραμένει ο μαγικός αριθμός για τα memory operations, καθώς αυτό είναι το μέγεθος μιας τυπικής cache line. Ένα μεγαλύτερο burst length σε μνήμη DDR4 θα είχε ως αποτέλεσμα 128-byte operations, τα οποία είναι πολύ μεγάλα για μία cache line και στην καλύτερη περίπτωση, θα είχε ως αποτέλεσμα απώλειες απόδοσης / χρήσης. Συγκριτικά, δεδομένου ότι τα δύο channels του DDR5 είναι ανεξάρτητα, ένας mem controller μπορεί να ζητήσει 64 bytes από ξεχωριστές τοποθεσίες, καθιστώντας τον πιο κατάλληλο για τον τρόπο λειτουργίας των επεξεργαστών και αποφεύγοντας την ποινή χρήσης.

Ο καθαρός αντίκτυπος για ένα mainstream desktop θα ήταν ότι αντί του σημερινού παραδείγματος DDR4 των δύο DIMMs που γεμίζουν δύο channels για 2x64bit setup, σε ένα DDR5 σύστημα θα λειτουργήσει λειτουργικά ως ρύθμιση 4x32bit.

Αυτή η διαρθρωτική αλλαγή έχει επίσης κάποιες επιδράσεις αλλού, ιδιαίτερα για τη μεγιστοποίηση της χρήσης σε αυτά τα μικρότερα channels. Το DDR5 εισάγει μια πιο ολοκληρωμένη bank refresh λειτουργία, η οποία θα επιτρέπει σε ορισμένα banks να ανανεώνονται ενώ άλλα χρησιμοποιούνται. Αυτό ολοκληρώνει το capacitor recharge νωρίτερα, κρατώντας τις καθυστερήσεις υπό έλεγχο και καθιστώντας διαθέσιμα τα banks που δεν χρησιμοποιούνται νωρίτερα. Ο μέγιστος αριθμός των bank groups διπλασιάζεται επίσης από 4 σε 8, κάτι που θα συμβάλει στον περιορισμό του latency από τη διαδοχική πρόσβαση στη μνήμη.

Rapid Bus Service

Αντίθετα, η εύρεση τρόπων αύξησης της ποσότητας παραλληλισμού σε ένα DRAM DIMM, η αύξηση της ταχύτητας του bus είναι ταυτόχρονα απλούστερη και δυσκολότερη. Στο τέλος της ημέρας, για να διπλασιαστούν οι ταχύτητες μνήμης του DDR standard, το memory bus του DDR5 πρέπει να λειτουργεί με διπλάσιο ρυθμό από το DDR4.

Υπάρχουν αρκετές αλλαγές στο DDR5 για να γίνει αυτό, αλλά όλως περιέργως, δεν υπάρχουν τεράστιες αλλαγές στο memory bus, όπως το QDR ή το differential signaling. Αντ’ αυτού, η JEDEC και τα μέλη της κατάφεραν να πετύχουν τους στόχους τους με μια ελαφρώς τροποποιημένη έκδοση του bus του DDR4, αν και πρέπει να τρέχει με αυστηρότερες ανοχές.

DDR5

Το κλειδί εδώ είναι η σύσταση του Decision Feedback Equalization (DFE). Σε πολύ υψηλό επίπεδο, το DFE είναι ένα μέσο για τη μείωση του inter-symbol interference, χρησιμοποιώντας το feedback από το δέκτη του memory bus για καλύτερο equaliazation. Το καλύτερο equaliazation, με τη σειρά του, επιτρέπει το “καθαρότερο” signaling που απαιτείται για το DDR5 memory bus, ώστε να λειτουργεί με υψηλότερα transfer rates. Εν τω μεταξύ, αυτό ενισχύεται περαιτέρω από αρκετές μικρότερες αλλαγές στο standard, όπως η προσθήκη νέων και βελτιωμένων τρόπων εκπαίδευσης για να βοηθήσουν τα DIMMs και τους controllers να αντισταθμίσουν τις μικρές χρονικές διαφορές στο memory bus.

Απλούστερες μητρικές, πιο σύνθετα DIMMs: On-DIMM Voltage Regulation

Μαζί με τις βασικές αλλαγές στα mem densities και στα mem speeds, το DDR5 βελτιώνει και πάλι τις τάσεις λειτουργίας. Σύμφωνα με το DDR5 spec, θα λειτουργεί με Vdd 1.1v, από τα 1.2v του DDR4. Όπως και τα προηγούμενα updates, αυτό θα βελτιώσει το power efficiency των μνημών σε σχέση με το DDR4 standard, αν και τα power gains δεν προωθούνται τόσο έντονα όπως γινόταν στο DDR4 και παλαιότερα.

Η JEDEC χρησιμοποιεί επίσης το DDR5 standard για να κάνει μια αρκετά σημαντική αλλαγή στον τρόπο λειτουργίας της ρύθμισης τάσης για τα DIMMs. Εν ολίγοις, η ρύθμιση τάσης μετακινείται από τη μητρική πλακέτα στα DIMMs, αφήνοντας τα υπεύθυνα για τις δικές τους ανάγκες ρύθμισης τάσης. Αυτό σημαίνει ότι τα DIMMs θα περιλαμβάνουν τώρα έναν ενσωματωμένο ρυθμιστή τάσης και αυτό ισχύει για όλα, από UDIMMs έως LRDIMMs.

DDR5 RDIMM

Η JEDEC ονομάζει αυτόν τον κανονισμό τάσης “pay as you go” και στοχεύει να βελτιώσει / απλοποιήσει μερικές διαφορετικές πτυχές του DDR5 μαζί του. Η πιο σημαντική αλλαγή είναι ότι μετακινώντας τη ρύθμιση τάσης στα ίδια τα DIMMs, η ρύθμιση τάσης δεν αποτελεί πλέον ευθύνη της μητρικής πλακέτας. Οι μητρικές με τη σειρά τους δεν θα χρειάζεται πλέον να κατασκευάζονται για το χειρότερο πιθανό σενάριο, απλοποιώντας τον σχεδιασμό και περιορίζοντας το κόστος σε κάποιο βαθμό. Φυσικά, η άλλη πλευρά αυτού του θετικού point είναι ότι αυτά τα κόστη μεταφέρονται στην τελική τιμή του ίδιου του DIMM.

Σύμφωνα με τη JEDEC, οι ρυθμιστές on-DIMM θα είναι πιο ανεκτική ως προς τις τάσεις, βελτιώνοντας τις αποδόσεις. Χωρίς να έχει υποσχεθεί τίποτα, η ομάδα προσπαθεί επίσης να αλλάξει (περαιτέρω) την κατανάλωση ενέργειας του DDR5 σε σχέση με το DDR4.

Όσο οι λεπτομέρειες της υλοποίησης των voltage regulators θα εξαρτώνται από τους κατασκευαστές μνημών, η JEDEC δεν έχει πει πολλά πάνω σε αυτό. Φαίνεται όμως ότι δεν θα υπάρχει μια λύση για όλους τους consumer και τους server υπολογιστές, επομένως τα consumer UDIMMs και τα server (L)RDIMMs θα έχουν ξεχωριστούς regulators / PMICs, δείχνοντας ξεκάθαρα τις ανάγκες ισχύος τους.

DDR5 DIMMs: Πάλι με 288 pins, αλλά διαφορετικά pinouts

Τέλος, όπως έχει ήδη αποδειχθεί ευρέως από προηγούμενα πρωτότυπα προμηθευτών, το DDR5 θα διατηρήσει τον ίδιο αριθμό σε pins με το DDR4, δηλαδή 288. Αυτό αντικατοπτρίζει τη μετάβαση DDR2 σε DDR3, όπου ο αριθμός των pins διατηρήθηκε ίδιος και εκεί στα 240 pins.

Ωστόσο, μην περιμένετε να χρησιμοποιήσετε DDR5 DIMM σε DDR4 slots. Παρόλο που ο αριθμός των pins δεν αλλάζει, αλλάζει το pinout, για να φιλοξενήσει όλα τα νέα features του DDR5 – και ιδίως το dual channel design.

DDR5 LRDIMM

Η μεγάλη αλλαγή εδώ είναι ότι το command and address bus συρρικνώνεται και διαμερίζεται, με τα pins να ανακατανέμονται στο data bus για το δεύτερο channel. Αντί για ένα μόνο CA 24-bit bus, το DDR5 θα έχει δύο busses των CA 7-bit, ένα για κάθε channel. Τα 7bits είναι κάτω από το μισό του παλιού bus, και έτσι τα πράγματα γίνονται λίγο πιο περίπλοκα για τους mem controllers.

Sampling και ευρύτερη υιοθέτηση μέσα στους επόμενους 12-18 μήνες

Όπως και σε άλλα spec releases της JEDEC, το σημερινό δεν ήταν τόσο ένα λανσάρισμα προϊόντων αλλά περισσότερο ενδιέφερε την επιτροπή ανάπτυξης που θέτει τα standards. Οι σημαντικότεροι κατασκευαστές μνημών που συμμετέχουν στη διαδικασία ανάπτυξης του DDR5 από την αρχή, έχουν ήδη αναπτύξει πρωτότυπα DIMMs και αναζητούν να ολοκληρώσουν για να φέρουν τα πρώτα commercial κομμάτια στην αγορά.

Η συνολική καμπύλη υιοθέτησης για το DDR5 αναμένεται να είναι παρόμοια με τα προηγούμενα DDR standards. Αυτό σημαίνει ότι η JEDEC προσδωκεί ότι το DDR5 θα αρχίσει να εμφανίζεται σε συσκευές σε 12 έως 18 μήνες καθώς το hardware ολοκληρώνεται. Ενώ η ομάδα δεν δίνει συγκεκριμένη καθοδήγηση για τα προϊόντα, ήταν πολύ σαφές ότι αναμένουν από τους servers να είναι και πάλι η κινητήρια δύναμη πίσω από την πρόωρη υιοθέτηση, ειδικά με τους μεγάλους hyperscalers. Ούτε η Intel αλλά ούτε και η AMD έχουν ανακοινώσει επίσημα τις πλατφόρμες που θα φιλοξενήσουν DDR5 DIMM slots, αλλά εικάζουμε πως είναι θέμα χρόνου πλέον.

Εν τω μεταξύ, να περιμένετε το DDR5 να έχει τόσο μεγάλο κύκλο ζωής όσο το DDR4, αν όχι και μεγαλύτερο. Τόσο το DDR3, όσο και το DDR4 έχουν “απολαύσει” περίπου επτά χρόνια και το DDR5 πρέπει να έχει τον ίδιο βαθμό στο lifecycle του. Δεν μπορούμε να προβλέπουμε αρκετά χρόνια με τέλεια σιγουριά, η JEDEC σκέφτεται ότι το DDR5 θα “γράψει” περισσότερα χρόνια στο lifecycle του από το DDR4, χάρη στη συνεχή ωρίμανση του κλάδου της τεχνολογίας.

Αναμένουμε να δούμε τους μεγάλους κατασκευαστές μνημών να συνεχίζουν να επιδεικνύουν το πρωτότυπο αλλά και τα commercial DIMMs τους όσο το DDR5 ετοιμάζεται να κυκλοφορήσει. Με την υιοθέτηση έτοιμη να ξεκινήσει σοβαρά το 2021, φαίνεται ότι το επόμενο έτος θα φέρει μερικές ενδιαφέρουσες αλλαγές τόσο στο server όσο και στο consumer market.

About Post Author

Γιάννης Ελευθερίου

Όλα ξεκίνησαν κάπου στα 7 μου. Κάτοχος του XBOX classic τότε μπήκα στον μαγικό κόσμο των video games με το V-Rally 3. Πλέον λάτρης της τεχνολογίας και των games, επενδύω τον ελεύθερό μου χρόνο σε καλά παιχνίδια ή τουλάχιστον σε όσα θεωρώ εγώ καλά!